Conclusiones

En este estudio, se investigó el problema de como reducir el tamaño de la cache sin afectar su rendimiento. Se estudió la localidad de las direcciones de referencias y se demostró que campo tag, en las direcciones de memoria, exhibe una extraordinaria localidad. Una gran cantidad de líneas de cache comparten un pequeño conjunto de tags. Basados en esta observación, se propuso un nuevo diseño de la memoria cache, llamado CAT Cache (Caching Address Tags). El CAT cache reduce el área de tags, eliminando la redundancia. Los estudios mostraron que un CAT cache con solo 16 o 32 entradas puede entregar, en términos de miss ratios, un rendimiento idéntico a un cache común con 1024 o 2048 tags. También se mostró que el ahorro del área es significante, lo cual permitirá, por ejemplo, aumentar el espacio de direcciones o el crecimiento del procesador.




Back | Menú Principal