La empresa ha definido su ruta a través de tres lineas de procesadores, sus nombres claves son: Jade, Opal y Ruby.
La familia de los procesadores Jade utiliza una arquitectura de 32-bit RISC, que es una versión de la CPU embevida R3000 RISC. Esta incluye instrucciones de alto desempeño y manejo interno de la memoria en la forma del R4300, que era una serie de 64-bit RISC. Una versión sintetizable esta en estudio.
La familia Opal es 64-bit RISC y utiliza una arquitectura parecida al de la CPU embevida R5000 RISC. La familia Ruby ofrecerá el mayor desempeño sobre 64-bit MIPS RISC y representa la máxima expresión de la familia MIPS de procesadores RISC.
La diferencia entre formatos (usuario, optimizado y sintetizado) radica en la forma en que son entregados. El formato sintetizado entrega datos sobre el diseño del circuito que le permite a la empresa que lo licencia utilizarlo en la forma que más le acomoda. Este formato es muy flexible, pero requiere más trabajo por parte de los usuarios.
El formato optimizado tiene la ventaja que cualquier diseño puede ser implementado en forma rápida en una tecnologia dada. Esto le permite ser portable a otra tecnología con facilidad, por ejemplo pasar de .25 micron a .18 micron. Para el caso optimizado y usuario son entregados con datos muy precisos en cuanto a su implementación física con respecto a una tecnología, pero en el caso del formato usuario, además se entrega un manual para el diseño de CPU. Esto da mayor posibilidad de influir en el diseño, pero le resta flexibilidad a la hora de cambiar de proceso. La familia Jade se caracteriza por ser una arquitectura de 32-bit RISC, con un set de instrucciones MIPS, es además compatible con los procesadores R3000 y R4000 ambos de 32-bit, incluyendo MMU y extensiones de modo privilegiado .
La familia Jade estara disponible en los formatos sintetizable y optimizado, de esta manera portables para procesos. La versiones incluyen instrucciones integradas y caches de datos. EL porte del cache estandard es de 8Kb, pero puede ser configurado hasta de 128Kb. Tiene un pipeline de 5 estados, para cuatro unidades de ejecución (integer, multiply-divide, branch control, y processor con trol). La unidad de manejo de memoria (MMU) soporta 32 entradas de TLB.
La unidad de multiply-divide (MDU), puede ejecutar 16-bit por 16-bit multiply-ac cumulate (MAC) instrucciones por cada ciclo, mejorando la ejecución de algoritmo s de tipo DSP, como para software de modems.
En cuanto al consumo de energia es minimizado a través de un diseño estatico, además de dos modos de consumo de poder. El espacio que ocupa en un proceso de .25 micron, con 8Kb de cache de instrucciones, 8Kb de cache de datos, MMU y bus de interface es de menos de 12 mm2.
Finalmente hay que decir que la familia Jade aprovecha la fama de la arquitectur a de los procesadores R3000 y R4000, con una gama de herramientas de desarrollo y depuración que facilitan la implementación y flexibilidad.
Referencias:
MIPS